Copyright © 2000-2016 LHERBAUDIERE	9 pages à l'impression			version initiale 2002
	AVERTISSEMENT				dernière mise à jour 17 mars 2013

TECHNOLOGIE DE FABRICATION DES COMPOSANTS ELECTRONIQUES ET DES MICROCAPTEURS

troisième partie (3/4) : les composants actifs et passifs

fabrication d'un transistor npn			l'isolement par diffusion
composants de base et éléments parasites			problème de cohabitation
transistor FET et MOS			une technologie sensible
résistances et capacités			les diverses solutions
				une collection d'icônes pour visiter tout le site

Fabrication d'un transistor NPN avec isolement par diffusion

A titre d'illustration, nous donnons l'ensemble des opérations conduisant à l'obtention d'un transistor NPN. L'ensemble des schémas figurent la surface supérieure du wafer vu en coupe et sur une épaisseur d'environ 3 µm (en 1960) et souvent beaucoup moins aujourd'hui. Pour la clarté des dessins nous n'avons pas respecté les échelles entre la première figure et les dernières. Le transistor réalisé est typiquement isolé de ses voisins par un mur d'isolement de type P c'est à dire du même type que le substrat originel. La photo d'un circuit intégré typique figurant à la suite de ce paragraphe permettra au lecteur de visualiser le transistor terminé et entouré de son mur d'isolement, ainsi que d'autres composants élémentaires réalisés simultanément pour obtenir un amplificateur opérationnel.

Fig. processus complet de fabrication d'un transistor NPN

---

Composants de base et éléments parasites

Nous venons de voir l'ensemble du processus conduisant à l'obtention d'un transistor NPN intégré, nous allons maintenant évoquer quelques autres composants classiques ainsi que les problèmes de cohabitation entre composants.

résistance série

Considérons le transistor NPN précédent. Le contact "collecteur" est prélevé par dessus le circuit en C, or il existe une résistance non négligeable entre ce point de contact et la zone collecteur ( notée en bleu). C'est pourquoi afin de réduire les inconvénients dus à cette géométrie on a diffusé une couche N+ enterrée sous le collecteur pour faciliter le passage du courant, de même qu'une zone N+ est diffusée en surface (réalisée en même temps que l'émetteur) pour réduire cette résistance d'accès à la vraie zone collecteur..

D'une manière générale on sera amené à créer un intermédiaire N+ à chaque fois qu'on voudra relier une zone faiblement dopée N à l'extérieur via une couche d'aluminium.

éléments parasites

Le schéma ci-dessus montre qu'entre le collecteur N et le substrat P on a une diode polarisée en inverse qui va induire un courant inverse parasite généralement très faible, même lorsque le matériau atteindra une température de fonctionnement de plus de 100°C. Mais à cette diode s'ajoute une capacité parasite dépendant de la tension collecteur-substrat, de la topologie du caisson d'isolement et bien entendu du dopage du collecteur. On peut atteindre jusqu'à 150pF/mm2.

On montre également qu'il existe un transistor parasite PNP (substrat-collecteur-base) dont le rôle est le plus souvent négligeable car sa jonction émetteur-base (en parallèle sur la jonction base-collecteur du NPN ci-dessus) est normalement bloquée puisque normalement le potentiel de C est supérieur à celui de B.

---

Transistor à effet de champ et MOS

FET

Le principe de base du transistor à effet de champ repose sur la réalisation d'un canal mince dont l'épaisseur sera modulée par le champ électrique inverse appliqué sur la surface en regard. On joue sur la variation de la zone désertée qui sera majoritairement dans ce canal très peu dopé, d'où la structure réalisée selon les procédures de diffusion classiques.

Fig. transistor à effet de champ à canal N

MOS

La technologie MOS (métal oxyde semiconducteur) conduit à des réalisations beaucoup plus intéressantes telle celle figurée ci-dessous en coupe exploitant la technologie nitrure de silicium.

Le dispositif comporte deux couches d'oxyde superposées:

• l'une de silice qui sera épaisse (2µm) dans les zones où seront superposés les couches d'aluminium assurant les liaisons entre divers éléments afin de minimiser le risque de création de MOS parasite,
• et très mince au niveau de la grille pour former la capacité MOS contrôlant le canal.

Cette couche très mince (moins de 100 nm) présente l'inconvénient d'être très sensible au risque de contamination évolutive par les ions sodium très mobiles dans la silice (ces ions sont des résidus de purification car le sable contient une forte proportion de sodium, mais ils peuvent aussi provenir du processus d'encapsulation du composant dans des boitiers plastiques). Aussi pour garantir la stabilité du transistor MOS on superpose une couche de nitrure de silicium qui constitue une barrière ionique efficace. En outre la constante diélectrique de Si3N4 est supérieure à celle de SiO2.

Notons que la largeur du canal entre les deux régions diffusées P+ est actuellement couramment inférieure à 0.1µm pour obtenir des fonctionnements en commutation à plus de 1 GHz et que dans ce cas l'aluminium est remplacé par du cuivre pour les liaisons en raison de sa plus faible résistivité.

Fig. coupe de transistor MOS typique.

---

Résistances

résistance base

Le plus classique procédé de réalisation de résistances consiste à obtenir celles-ci en même temps que les bases des transistors. Ainsi la résistance de type P sera diffusée dans un caisson N ramené au potentiel le plus positif du circuit de telle sorte que la jonction résistance-caisson soit polarisée en inverse. Notons que ce principe permet de diffuser plusieurs résistances indépendantes dans un même caisson. La couche enterrée N+ (réalisée en même temps que celle du collecteur permet d'augmenter la tenue en tension de la jonction N-substrat polarisée en inverse sous (V+) + (V-). La tension V- étant négative cette jonction est donc effectivement polarisée sous une tension inverse élevée. Ce procédé est employé pour les faibles valeurs de résistances < 2k.

Fig. résistance type base en coupe et vue de dessus

résistance émetteur

On peut profiter de la phase de création des émetteurs pour réaliser selon le même principe des résistances de type émetteur. Mais il faut noter qu'étant réalisé lors d'un processus de diffusion différent de celui des résistances de type base on ne pourra garantir la valeur relative de ces résistances par rapport aux autres, ce qui est souvent un inconvénient majeur dans les applications.

base pincée

Le troisième type, conforme à la figure ci-dessous, est dit résistance base pincée. Il s'agit d'une résistance base mais à laquelle on a superposé un processus de diffusion de type N+ qui permet d'en réduire l'épaisseur et donc d'en augmenter à surface équivalente la valeur résistive. Notons que cette résistance ressemble beaucoup à un canal de transistor à effet de champ. On peut obtenir des valeurs de 10k à 100k.

Fig. résistance type base pincée

Collecteur

On peut évidemment exploiter des résistances de type collecteur, plus ou moins pincées pour obtenir des valeurs élevées de résistances (>300k) soumises à des tensions elles mêmes importantes et donc un effet Joule non négligeable. La diffusion de la chaleur dans le substrat limitera la dérive thermique de ces éléments.

Capacités

L'intégration de condensateur est dépendante d'une couche d'oxyde ou d'oxynitrure ou de nitrure de silicium. L'obtention de valeurs élévées est impossible puisque proportionnelle à la surface ce qui est coûteux en silicium ou inversement proportionnelle à l'épaisseur de diélectrique ce qui limite la tension de claquage. On se limitera donc à quelques centaines de pF/mm2 pour des épaisseurs de diélectrique de 100 nm environ.