log3

Copyright
© 2000-2015 LHERBAUDIERE


5 pages à l'impression		 Hit-Parade version initiale 2000
AVERTISSEMENT dernière mise à jour
18 mars 2013
cliquez sur le mot avertissement pour connaitre une info essentielle avant de lire ce module et n'hésitez pas à cliquer en bas de page sur l'icone sommaire du site ça vous ouvrira d'autres perspectives

Interfaces, trucs et astuces (logique 3/9)

porte TTL standard l'ancêtre
sortie collecteur ouvert une plus grande liberté
porte tri-states trois états
entrée trigger de Schmitt mise en forme
courants du totem pôle combien de circuits?
problème des entrées inutilisées ne pas griller le circuit
problème de propagation les retards s'ajoutent
calcul de résistance de charge un exemple typique
fonctionnement d'un circuit tri-state diode Schottky, Darlington?
interconnexion TTL-CMOS dans les deux sens
une collection d'icônes pour visiter tout le site
Dans ce chapitre nous avons collecté diverses notions pratiques qu'il faut connaitre lorsqu'on utilise des circuits logiques et tout particulièrement lorsqu'on doit les associer en parallèle ou en cascade. Il existe en effet de nombreuses familles, liées à diverses technologies, de circuits logiques et ce chapitre, quoique non exhaustif (il ne le sera jamais puisque des technologies nouvelles apparaissent régulièrement), se voudrait une sorte de vade mecum du concepteur.
porte TTL Standard

Nous commencerons par l'ancètre des technologies logique, la famille 74 construite autour de transistors bipolaires et privilégiant les circuits NAND. Nous prendrons d'ailleurs comme exemple le premier circuit de la famille la porte NAND à deux entrées 7400. Il s'agit d'un circuit disposant en entrée d'un transistor à émetteur multiple (on peut aller jusqu'à 4 selon ce principe) associé à des diodes dites de clamping destinées à écrêter les signaux trop négatifs. En fonctionnement normal (0-5V) ces diodes n'ont pas de rôle.


La sortie exploite le montage dit totem-pôle, encore appelé à charge active dans lequel le transistor T4 joue le rôle de charge pour T3 et réciproquement selon l'état de la sortie.
fonctionnement : Il s'agit d'une porte NAND donc soit E1 soit E2 soit les deux peuvent se trouver à la masse. Dans ce cas le courant de base de T1 passe par les émetteurs et la base est polarisée à un niveau trop faible pour que la jonction BC conduise, par suite T2 est bloqué, donc son émetteur est quasiment à la masse et T4 est aussi bloqué et joue le rôle de charge de forte impédance pour T3 qui conduit. Dans ces conditions Vs = Vcc sensiblement.

Si par contre E1 et E2 sont au potentiel Vcc, les deux jonctions BE d'entrée sont bloquées, et la jonction BC est alors polarisée dans le sens direct, le courant de base IB1 passe dans B2 qui conduit, ce qui porte T4 à la saturation tandis que T3 joue maintenant le rôle de charge.
Et Vs = 0V sensiblement.

sortie collecteur ouvert

L'ensemble T3/T4 peut être remplacé par un transistor T4 seul monté en collecteur ouvert, ce qui autorise un certain nombre de possibilités de charge à la discrétion de l'utilisateur. On peut ainsi mettre entre S et le +5V une résistance quelconque dès lors que le courant reste inférieur à 40mA, mais aussi entre S et une alimentation à tension supérieure à 5V (12 ou 24V par exemple). On peut aussi de cette manière relier plusieurs sorties à une même porte d'entrée pour réaliser un ET cablé.


On notera qu'il convient de bien définir R. En effet si S1 et S2 sont bloqués S = Vcc, mais si S1 ou S2 est bloqué un courant circule dans R et S=Vsat du transistor conducteur. Si S1 et S2 sont saturés on obtient le même résultat mais le courant se répartit dans les 2 transistors.

Le montage collecteur ouvert ci-dessus peut être employé pour transmettre une information parmi n. Si n sorties sont mises en commun sur un émetteur d'entrée, lorsqu'une seule source est active, c'est à dire à zéro logique, l'info est transmise à la porte suivante, mais attention : on ne peut pas discriminer si plusieurs entrées sont à 0. Par contre le 1 ne sera transmis que si toutes les sorties sont bloquées.


Ce ET câblé présente une difficulté pratique, c'est que ses capacités de sortie se retrouvent en parallèle ce qui donne de piètres résultats en commutation, d'autant plus que la résistance de saturation est faible (front de descente raide) et celle de charge (blocage) élevée, d'où front de montée lent et signal rectangulaire complètement déformé.

Porte à sortie Tri-state (ou trois-états)

Dans ce dispositif on modifie le totem-pôle de sortie afin d'ajouter une 3ème possibilité T3 et T4 bloqués ensembles, alors la sortie est à haute impédance.

C A Y impédance
0 0 0 faible
0 1 1 faible
1 0 Z forte
1 1 Z forte

Quand on réunit plusieurs tri-states pour alimenter une même ligne, il est indispensable qu'un seul soit à basse impédance à la fois sinon le court-circuit est garanti.

Entrée à Trigger de Schmitt

Si un signal est fortement élargi, le temps pendant lequel la tension se situe dans la zone d'indétermination [2-2.8V] peut être suffisamment long pour qu'une oscillation prenne naissance et alors la sortie ne reflète plus grand chose.


Pour éviter cela on utilise des entrées à Trigger qui présentent 2 zones de basculement distinctes pour les passages de 0 à 1 et de 1 à 0. Il n'y a alors plus de plage d'indétermination comme ci-dessus, de plus l'immunité au bruit est améliorée.

Courants d'entrée-sortie [totem-pôle]

sortie niveau bas IOL IOL = S IIL
entrée niveau bas IIL  
et inversement IOH = S IIH

notons qu'en TTL LS IOL = + 8 mA IIL = - 0.04 mA
  IOH = - 400 µA IIH = + 20 µA

Le signe + signifie que la porte absorbe du courant, moins qu'elle n'en fournit. Les niveaux bas correspondent à des courants directs, et haut à des courants inverses d'où leur faible niveau.

En collecteur ouvert il y a aussi absorption de courant en niveau bas, mais en niveau haut il ne peut fournir de courant et même la jonction CB absorbe un léger courant inverse d'où

IOL = + 8 mA IOH = + 100 µA


Pour une sortie 3 états on a IOH = -2.6 mA, IOL =+16 mA et IOZ haute impédance = + ou - 20 µA selon le niveau de la porte 3 états active.

Problème des entrées inutilisées.

On peut les relier en parallèle aux entrées utilisées mais elles vont tirer du courant sur la sortie précédente, donc attention à la sortance de celle-ci.

On peut les mettre au niveau 1 ou 0 [ selon le type de composant, 1 pour un ET et 0 pour un NAND], mais attention pas directement, il faut prévoir une résistance en série pour la TTL de façon à limiter le courant (et la température), surtout si VCC risque de dépasser 5V (à partir de 5.5V ça fumera !).
On peut les mettre à 1 en les reliant à un inverseur dont l'entrée est à la masse (ICC = environ -100 mA au lieu de -400µA et le boitier chauffe) plus d'une seconde, pour un test et il est interdit de les mettre au +5V directement (destruction immédiate).

Problèmes de propagation

Chaque porte provoque un retard tpHL au passage du niveau haut au niveau bas (LOW) en sortie et TpLH à l'inverse. On voit donc qu'une impulsion rectangulaire va voir s'ajouter des décalages en début et en fin : soit le montage ci-dessous :


Le signal arrive en S avec un retard t = tpHLA + tpLHB +... et ne peut être disponible avant.

Calcul de résistance de charge

Problème : On a m circuits en sortie parallèle qui alimentent p entrées, déterminer R [ex TTL LS, collecteur ouvert]


Si toutes les sorties sont à 1 IOH IIH. Il faut VI > VOH min et VI = VCC - RI si I est le courant dans R

IIH = 20µA, IOH = + 100µA I = pIIH + mIOH

d'où R < [VCC - VOHmin]/[mIOH+pIIH] = Rmax

Pour le niveau bas sur 1 circuit il faudra que la somme du courant I et des courants IIL soient < au courant IOLmax que peuvent absorber les m sorties

IOLmax > I + pIIL et VCC - RI < VOLmax d'où R > [VCC - VOLmax]/[IOLmax - pIIL] = Rmin

soit Rmax > R > Rmin

Fonctionnement d'un circuit tri-state

...

Pour réduire le retard au blocage on empêche la saturation via une diode schottky, qui écrête la tension collecteur
à VBC = 0.3V ce qui est inférieur à la tension nécessaire pour rendre conductrice une jonction PN et de ce fait empêche la saturation et augmente la vitesse de commutation.




En réunissant la base du transistor supérieur du totem-pôle (en fait c'est un Darlington pour augmenter le courant disponible en sortie) à l'un des émetteurs du transistor d'entrée, on crée le tri-state. Si cette entrée dite de commande (control input en anglais) est en l'air le circuit fonctionne normalement. Il en est de même si elle est au niveau 1, le courant de sortie haut est alors de 5.2mA.
Si K est fermé, l'entrée est alors au niveau 0, ce qui bloque les 2 transistors du totem-pôle, quels que soient les états des entrées logiques. Le courant de sortie est alors celui de fuite des transistors, soit environ 40µA maxi.

Le rapport 5.2mA/40µA = 128, on pourra donc mettre 128 portes tri-states en parallèle.

interconnection C-MOS/TTL/N-MOS

On est fréquemment amené à interconnecter des circuits de familles différentes, nous présentons ci-dessous quelques exemples typiques.

Tout d'abord le translateur bipolaire TTL/N-MOS


Le niveau haut > 2V du TTL est insuffisant pour le N-MOS d'où la nécessité d'un translateur intermédiaire

Liaison MOS-TTL, dans le cas inverse on réalisera un divisseur de tension


C-MOS / TTL Dans ce cas deux possibilités, soit la tension d'alimentation est la même et la liaison est alors directe


Soit elle est différente et l'on placera alors un buffer intermédiaire


Dans le cas inverse d'une liaison TTL/ C-MOS on se contentera généralement d'interposer une résistance par prudence entre les éléments alimentés par des tensions différentes


 Hit-Parade